Chiplet CPU Architect ≪TSMCグループ≫

職種

その他

勤務地

神奈川県横浜市西区みなとみらい2-2-1　横浜ランドマークタワー16Ｆ

年収

1,200万～1,800万円

仕事内容

■Chiplet向けCPU搭載仕様設計に向け、直接、顧客のコンサルティングを実施
- Chiplet化観点での、CPU設定・制御・分散化、回路仕様設計コンサル
　- Multi-core & Multi-chipletに対応したCPU構成を立案
　- Multi-Die-Networking、HPC、等のCPU対応Chiplet仕様、及び、アーキテクチャ/Microアーキテクチャ仕様の定義
- Chiplet化観点での、CPU～Cashメモリ間の分散・制御、回路仕様設計コンサル
- Chiplet化観点での、CPU Interconnect 仕様設計コンサル
- Chiplet化観点での、CPU Subsystem 仕様設計コンサル
- Chiplet化観点での、CPU BUS system仕様設計コンサル (CHI、AXI等の On-Chip-Bus対応)
- CPU～アナログIP (PCIe、CXL、DDR 等) 制御対応コンサル
- ARM Neoverse (V、N、E series) を活用したCPU制御・周辺仕様設計コンサル
　- CMN (Coherent Mesh Network) のメッシュ対応コンサル
　- システムIP対応コンサル
- UCIe対応サポート
- Chiplet利点の一つである今後の機能拡張性を考慮したCPU仕様設計コンサル
- GUC社内の、設計、検証、Physical実装チームとの折衝、及び社内の物理設計状況に応じた顧客交渉

応募条件

CPU制御系、AI系、Sever-CPU、DPU (Data Processing Unit)、PCIe/CXLのホストorデバイス、AIアクセラレータ等の製品に向けたChipletの設計/回路実装、モノリシック型からChiplet型への仕様変更設計経験等をお持ちでかつこれら技術の顧客サポートが可能なご経験を持つ方
　
- Chiplet適応時のCPU制御・分散・接続技術経験
　- Multi-Core & Multi-Chiplet の処理アルゴリズムとパフォーマンス向上技術経験
　- Multi-Die化による機能拡張利点を考慮したCPU仕様設計技術経験
　- Chiplet化に伴うCPU&Cacheメモリ&Subsystem設計への技術的影響(メリット・デメリット)は詳細な理解/経験が必須
- CPU仕様設計技術経験
　- Chiplet適用に応じたCPU Configuration最適設定、最適CPUタイプの判断・判定技術経験
　- ARMの汎用割り込みコントローラーである GIC (General Interrupt Controller) の技術経験
- CPU用cacheメモリ仕様設計技術経験
　- 1次cache、2次cache、3次cache、等をMulti-Dieとして設計した技術経験 (顧客へ技術指南可能な経験)
- 物理実装チームとの協調設計によるCPU搭載仕様設計戦略立案の経験
- 海外顧客との英語での折衝経験 (Speak/ListeningはFluentレベル要)
- コンサルティングが主業務であるため海外顧客との密なコミュニケーション能力は必須

＜歓迎するスキル・経験＞
以下全ての経験を持っている必要はありませんが、Chiplet観点での、CPU搭載設計、 CPU-Subsystem設計、CPU-BUS設計、CPU用Cacheメモリ設計、及び、その他 CPUに関係する回路・アナログIP制御等を含めて、CPU部の仕様設計をベースとした顧客のChiplet化仕様設計・回路設計をコンサルティングする業務が主となります。よって、以下のいずれかの熟練経験はmustになります。
　
■Neoverse ARM CPUの知識・実装経験
- ARM Neoverse Compute Subsystem技術経験
- Neoverseコア技術経験
- Cache、Interconnect architecture、CSS、Debug and Tracing、Clocking、Latency analysis
- 一般的なパフォーマンス・ベンチマークとその最適化対応
- CMN(Coherent Mesh Network)メッシュ技術経験
- CMNインターコネクト技術
- SLC (System Level Cache) 技術
- 高速メモリ、高速IO対応技術経験
- 高速＆低LatencyでのChip-To-Chip拡張技術
- CPUシステムIP適用経験
　
■CPU制御に絡むアナログIP系を搭載した設計技術経験
- PCIe、CXL:
- PHY 及び PCS Layerに関する、管理プロトコル、Clocking、電源モード、Interoperability対応 等
- DDR:
- DDR、LPDDR、DIMMs、PHY & Controller IPs、Clocking、電源モード、高速動作対応 等
　
■UCIe対応知識
- UCIe規格に対応した Multi-Die CPU仕様設計技術

休日休暇

完全週休2日制（土、日、祝日）年間休日129日（2025年度）年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、産前産後休暇などに加えて体調不良時に利用できる健康管理休暇（100%有給）を年間15日支給

年間休日数

129日

就業時間

00:00～00:00

企業概要

■ASIC/SoC 設計＆供給サービスを主軸とした事業
Global Unichip Japan (GUC Japan）株式会社は、台湾に本社を置き、アメリカ、ヨーロッパ、中国、韓国などグローバルに展開する Global Unichip Corp.(GUC) の日本法人として、2005年に設立しました。
日本・海外顧客向け半導体製品の設計開発を主軸とし、世界最先端TSMCプロセス製品の立ち上げも担う重要グループ会社で、グループ唯一の半導体製品・設計開発メーカーです。
GUC JapanはTSMCグループ会社という強みと、日本人ならではのチームワーク力と結束力、妥協を許さない先端開発技術力により、世界のASIC/SoC業界をリードしています。

従業員数

60人