ASIC / SoC Digital設計：DFT設計中堅エンジニア≪TSMCグループ≫

職種

回路設計

勤務地

神奈川県横浜市西区みなとみらい2-2-1　横浜ランドマークタワー16Ｆ

年収

800万～1,500万円

仕事内容

- 顧客製品仕様に合わせ最適化した出荷前TESTプランの提案
- 顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装及び検証
- DFT工程の顧客窓口対応(顧客との折衝、進捗報告等)
- DFTツールを活用したTEST回路の実装 (MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等)
- DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成
- 設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析
- 出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する
- 出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応
- 歩留まり向上施策の検討/実施
- 担当製品のDFTリーダーとして社内外各部門との協力/交渉を行う
- 担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め(タスクアサイン/進捗管理/サポート)を行う

応募条件

(1) DFT設計（仕様設計/回路実装/検証）のご経験（6年以上）、またはDFT設計のご経験（4年以上）と、その他何らかのDigital機能回路設計（仕様設計/回路実装/検証）のご経験をあわせて合計8年以上のご経験
(2) VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計/検証のご経験（5年以上）
(3) VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る事
(4) Unix/Linux設計環境上にてTclスクリプトとEDA Toolを用いた設計業務のご経験（5年以上）

＜歓迎するスキル・経験＞
◆リーダーとして2人以上のチームメンバーを率いた業務のご経験
◆海外顧客と折衝できる英会話力
◆要求品質レベルが高い製品(車載、航空、セキュリティ）の開発経験をお持ちの方
◆規模の大きいCHIP(Digitalエリアだけで500M gate以上)の開発経験をお持ちの方
◆下記各種EDA Tool及びスクリプト言語の使用経験がある方
- SIEMENS TessentSCAN、ATPG
- Synopsys TestMAX、Design Compiler、 DFTMAX、VCS、Formality、PrimeTime
- Cdence　Conformal-LEC、Xcelium、Modus
- スクリプト言語経験（Shell、TCL、 Perl、Python）※テキスト処理レベル

休日休暇

完全週休2日制（土、日、祝日）年間休日129日（2025年度）年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、産前産後休暇などに加えて体調不良時に利用できる健康管理休暇（100%有給）を年間15日支給

年間休日数

129日

就業時間

00:00～00:00

企業概要

■ASIC/SoC 設計＆供給サービスを主軸とした事業
Global Unichip Japan (GUC Japan）株式会社は、台湾に本社を置き、アメリカ、ヨーロッパ、中国、韓国などグローバルに展開する Global Unichip Corp.(GUC) の日本法人として、2005年に設立しました。
日本・海外顧客向け半導体製品の設計開発を主軸とし、世界最先端TSMCプロセス製品の立ち上げも担う重要グループ会社で、グループ唯一の半導体製品・設計開発メーカーです。
GUC JapanはTSMCグループ会社という強みと、日本人ならではのチームワーク力と結束力、妥協を許さない先端開発技術力により、世界のASIC/SoC業界をリードしています。

従業員数

60人